Estoy explorando una gama de técnicas para implementar árboles de reloj TMR como parte de un diseño global de TMR (todos los recursos, incluidos los pines de E / S, árboles de reloj, árboles de restablecimiento, lógica y registros se implementan...
Tengo un diseño de FPGA que funciona bien en el laboratorio, pero el análisis de tiempo advierte de una seria holgura negativa en la configuración en el peor de los casos, temperatura y voltaje.
Tengo curiosidad, ¿cuál podría ser la reducción...
En mi diseño Verilog tengo un reloj de tablero de 25Mhz del cual obtengo un reloj de 100Mhz. Procedente de un Pin externo, tengo un reloj asíncrono de 4.77 Mhz que debería controlar la lógica y sincronizarse antes (utilizando el reloj principal)...
Considere el siguiente circuito, que multiplexa las entradas d0 y d1 a la salida y en un ciclo de reloj (es decir, doble velocidad de datos, DDR).
simular este circuito : esquema creado usando CircuitLab
Que pued...
Estoy conectando una placa Raspberry Pi a una placa dev con un Spartan 6. Quiero hacer esto usando SPI. Debido a la forma en que está diseñada la placa de desarrollo, necesito conectar SPI CLK y DATA a los pines IO estándar.
Soy consciente de...
En un circuito de conmutación MOSFET de medio puente, para evitar un circuito "corto" en los lados alto y bajo, necesito retrasar el encendido del lado alto / bajo hasta que el lado alto / bajo se haya apagado. Todavía necesito que la velocidad...
Cuando deseamos agregar restricciones de tiempo a nuestro diseño en TimeQuest Timing Analyzer, tenemos dos opciones. Podemos utilizar una lista de redes de ajuste posterior o una lista de redes de mapa de publicaciones. La lista de redes del map...
Tengo conocimientos básicos en análisis de temporización estática. Entiendo los conceptos sobre la configuración y el tiempo de espera de los biestables, y el hecho de que no se cumplan estas dos restricciones de tiempo puede llevar a una metast...
Actualmente estoy leyendo la hoja de datos de 74HC165 de 8 bits registro asíncrono de desplazamiento de paralelo a serie , y tengo algunas preguntas sobre las características estáticas y dinámicas que se describen a continuación:
La condic...
He estado buscando en todo Google y no puedo encontrar una respuesta clara para cuál es la diferencia entre la peor racha de espera y la peor holgura negativa en el resumen de tiempos en Vivado. Ahora mismo estoy construyendo un divisor de enter...