TimeQuest Timing Analyzer: ¿Cuál es la diferencia entre las listas de red de ajuste posterior y de sincronización de mapa posterior?

1

Cuando deseamos agregar restricciones de tiempo a nuestro diseño en TimeQuest Timing Analyzer, tenemos dos opciones. Podemos utilizar una lista de redes de ajuste posterior o una lista de redes de mapa de publicaciones. La lista de redes del mapa de publicaciones está disponible después de una mera síntesis de diseño, sin embargo, la lista de redes de ajuste de posición solo está disponible después de la adaptación

Ahora mi pregunta es ¿cuál se usa cuando?

¿Es cierto que la lista de conexiones post fit tiene información de tiempo, pero el mapa de publicaciones no? Además de eso, cuando se elabora un diseño de FPGA, ¿se define la lista de redes del mapa usando los "átomos" del FPGA?

    
pregunta quantum231

1 respuesta

5

El proceso de mapeo implementa el comportamiento especificado en la tecnología seleccionada, pero no asigna recursos físicos específicos a los elementos individuales (por ejemplo, LUT y FF). La simulación en este nivel modela los retrasos de la puerta con bastante precisión, pero utiliza promedios estadísticos para los retrasos de cableado.

El proceso de ajuste asigna los recursos físicos específicos para cada elemento de diseño identificado durante la etapa de mapeo, y también asigna los recursos de enrutamiento necesarios para realizar las conexiones. La simulación a este nivel obtiene tanto demoras de puerta precisas como demoras de cableado.

Dado que la adaptación es un proceso bastante intensivo en cómputo, y dado que la simulación posterior al mapa es aproximadamente el 90% de la forma en que se realiza en términos de precisión general de la sincronización, muchos diseñadores realizan la mayor parte de la verificación de la sincronización utilizando la sincronización posterior al mapa. / p>     

respondido por el Dave Tweed

Lea otras preguntas en las etiquetas