Tengo un diseño Serial-ATA Controller que funciona en casi cualquier tipo de dispositivos de la serie 7 de Xilinx, excepto el dispositivo Artix-7, que me duele la cabeza ...
El diseño puro (SATA 6.0Gb / s, reloj de diseño de 150 MHz) se puede...
Estoy leyendo Capítulo 12. Prácticas de diseño recomendadas en el Quartus Manual II versión 13.1
Volumen 1: Diseño y síntesis que indica (pág. 8):
Los contadores de ondulación utilizan registros en cascada, en los que el pin de salida...
Tengo un módulo Verilog para el cual quiero verificar su sincronización de forma aislada con respecto al resto del sistema. El problema es que el FPGA tiene un número limitado de pines físicos, y mi módulo tiene más bits de entrada que pines fís...
He visto muchos diagramas de formas de onda que ilustran el efecto beneficioso de cosas como la terminación en la matriz, y el efecto es inconfundible. Por ejemplo, consulte página 6 de esta nota técnica de Micron . También estoy convencido de...
Editar: he podido lograr 560ps de incertidumbre en la simulación mediante el uso de retroalimentación de PLL externa a través de todo el chip. Una vez que verifique en hardware real, publicaré una solución completa.
Estoy tratando de sincro...
Estoy diseñando una aplicación con un Altera Cyclone V SoC (5CSXFC6C6U23I7N) e interconectando ADCs y DAC a 250MS / s. Mientras tanto, la complejidad del diseño ha aumentado un poco y ahora hay infracciones de restricción de tiempo cerca de la p...
Primero, disculpe si hago algunas suposiciones o afirmaciones incorrectas. Si lo hago, simplemente corrígeme y perdona mi ignorancia.
Parece que todo lo que me han enseñado en clases sobre transistores y circuitos CMOS utiliza un modelo ideal...
Estoy tratando de aprender la programación FPGA, mi proyecto de prueba es una CPU MIPS canalizada de 5 etapas, que funciona.
Hasta ahora he estado optimizando la utilización del área, sin embargo, esto ha provocado una velocidad de reloj muy...
Entonces, después de recibir algunos consejos de algunas buenas personas aquí, logré armar mi primer diseño de FPGA (muy modesto). Básicamente, son solo unos pocos registros y contadores, y solo se ejecutan a unos pocos MHz, pero podría sintetiz...