OK, aquí hay un ejemplo:
(CELL
(CELLTYPE "AND2")
(INSTANCE top/b/d)
(DELAY
(ABSOLUTE
(IOPATH a y (1.5:2.5:3.4) (2.5:3.6:4.7))
(IOPATH b y (1.4:2.3:3.2) (2.3:3.4:4.3))
)
)
)
Creo que tenemos 2 entradas a y b. ¿Est...
En un diseño puramente sincrónico, si el diseño tiene una holgura positiva para los tiempos de configuración y de espera, significa que cumple con el tiempo. Por lo tanto, siempre que hayamos realizado un análisis de tiempo estático y que estemo...
Tengo 2 relojes en mi diseño. Un reloj externo lento y un reloj oscilador en anillo de alta frecuencia. Para el reloj externo, estoy usando el comando create_clock para especificar el tiempo. El bloque del oscilador en anillo está instanciado de...
Recibo este desagradable error al sintetizar mi diseño utilizando ISE Studio para Spartan-6:
ERROR:Place:1108 - A clock IOB / BUFGMUX clock component pair have been found
that are not placed at an optimal clock IOB / BUFGMUX site pair. The...
Actualmente estoy trabajando en un dispositivo que conecta una tarjeta SD a un FPGA.
Tengo que averiguar cuánto tiempo tarda la tarjeta SD en cambiar entre los modos de lectura y escritura.
Ya he buscado las especificaciones de la tarjeta...
He estado tratando de simular una celda DRAM 1T1C. Mi nodo de tecnología es 20nm y los valores de límite son 25fF y 182fF para almacenamiento y bitline respectivamente. Observé que los tiempos de lectura y escritura para 0 y 1 no eran simétricos...
El CPLD es un Altera MAX V, con grado de velocidad 5 (tenga en cuenta que el MAX V viene con grados de velocidad 4 y 5, donde 4 es el más rápido). El circuito consiste en un contador ascendente binario de 5 bits donde el valor de conteo se compa...
He escrito un bloque combinacional que hace algunas operaciones matemáticas.
¿Cuál es la mejor manera de calcular el tiempo transcurrido en ese bloque?
Gracias de antemano!
He restablecido el sincronizador en mi bloque superior (archivo adjunto).
En mi proyecto tengo bloques que obtienen 125_clk, y otros 250_clk.
Además, tengo el bloque srstn_sm, cuya salida se ingresa para la entrada srstn de muchos bloques (archi...