He estado tratando de simular una celda DRAM 1T1C. Mi nodo de tecnología es 20nm y los valores de límite son 25fF y 182fF para almacenamiento y bitline respectivamente. Observé que los tiempos de lectura y escritura para 0 y 1 no eran simétricos y estoy tratando de entender por qué podría ser eso. ¿Tiene alguna idea al respecto?