En mi informe de tiempo, puedo ver que hay problemas de tiempo con una ruta cuyo origen es:
clk_rst_ctrl_i / clk_wiz_0_i / inst / mmcm_adv_ins / CLOCKOUT1
Donde clk_rst_ctrl es el bloque en el que se encuentra el sincronizador de reinicio....
Estoy luchando para encontrar la configuración mínima y retener los tiempos para las entradas LVCMOS de 3.3V de un solo extremo en la hoja de datos. Me sorprende especialmente que la hoja de datos y handbook diferencian entre velocidad baja y...
Me gustaría hacer un análisis de SSTA usando Cadence SoC Encounter. Esta herramienta requiere el netlist SPICE. ¿Los clientes tienen acceso a la lista de especies de TSMC o de cualquier otro proveedor?