En un diseño puramente sincrónico, si el diseño tiene una holgura positiva para los tiempos de configuración y de espera, significa que cumple con el tiempo. Por lo tanto, siempre que hayamos realizado un análisis de tiempo estático y que estemos contentos con la holgura en nuestra frecuencia objetivo, ¿hay algún punto en realizar una simulación posterior al ajuste con la lista de redes de tiempo?
Sí, es necesario un análisis de tiempo posterior al ajuste que usa listas de redes de tiempo, asumiendo que realmente quieres que tu diseño funcione.
Recuerde que todas las simulaciones son solo una aproximación del comportamiento real del dispositivo. Pasar por el proceso de ajuste de su diseño puede cambiar parte del enrutamiento y la longitud del cableado, ya que las herramientas realmente no saben qué tan separadas están sus celdas lógicas hasta después de colocarlas. Por lo tanto, la capacitancia parásita y la resistencia del cableado pueden cambiar, lo que lleva a cambios en el retardo de propagación.
Cada paso en el proceso de diseño lo lleva más cerca del producto final, por lo que se debe realizar un análisis de tiempo después de cada paso utilizando los valores de retardo que se extraen del diseño real. Después de cada paso, su análisis de tiempo será más preciso porque representa más correctamente el diseño real.
Siempre debe crear un banco de pruebas que verifique si el diseño aún cumple con todos sus requisitos funcionales. Idealmente, el banco de pruebas emitirá un mensaje de error si los resultados de la simulación actual difieren de los resultados de la simulación anterior. Después de cada cambio o mejora en el diseño, repite la simulación ... esto se denomina prueba de regresión.
Lea otras preguntas en las etiquetas fpga simulation digital-logic timing-analysis