Tengo un módulo Verilog para el cual quiero verificar su sincronización de forma aislada con respecto al resto del sistema. El problema es que el FPGA tiene un número limitado de pines físicos, y mi módulo tiene más bits de entrada que pines físicos, por lo que el Quartus II no puede compilarse (el instalador se queja porque el FPGA no tiene suficientes pines).
Según tengo entendido, para hacer feliz a Quartus II, necesito algunos pines de entrada de mi módulo como virtuales. Estas son las restricciones en mi .sdc
que he intentado:
set_input_delay -clock clk_i 0 [large_bus]
set_instance_assignment -name VIRTUAL_PIN ON -to large_bus
Incluso con esas restricciones, Quartus II todavía se queja. ¿Cómo puedo hacer una "síntesis ficticia" de mi módulo Verilog para verificar el tiempo?