formas de onda que muestran el efecto de la coincidencia de longitud de rastreo para SHORT ddr / ddr2 / ddr3 traces?

5

He visto muchos diagramas de formas de onda que ilustran el efecto beneficioso de cosas como la terminación en la matriz, y el efecto es inconfundible. Por ejemplo, consulte página 6 de esta nota técnica de Micron . También estoy convencido de que la trazabilidad de la longitud es importante cuando se habla de trazos de 8 cm o se pasa por un conector DIMM.

Sin embargo, no estoy convencido de que la concordancia de la longitud del rastreo sea terriblemente importante en un diseño altamente optimizado en el que tiene un chip de memoria directamente contra el ASIC / FPGA que lo controla, y los rastreos son todos menos que 1,5 cm de largo. En una situación como esta, las "ondulaciones" requeridas para coincidir con la longitud de la traza aumentarán significativamente el piso en la longitud de la traza igualada, probablemente duplicándola.

¿Alguien tiene gráficos de alcance reales que muestren la mejora, si la hay, obtenida por la coincidencia de la longitud de la traza cuando todas las trazas tienen menos de ~ 1,8 cm de longitud?

Nota particular: el estándar de memoria de mayor velocidad (GDDR5) abandonó explícitamente la coincidencia de longitud de rastreo, ya que requiere que el componente esté en la misma placa que el controlador (sin DIMM) y se encuentre muy cerca. La especificación JEDEC instruye explícitamente a los diseñadores de tableros no para que coincidan con las longitudes de traza, sino más bien para minimizarlos de forma independiente en su lugar.

    
pregunta lamont cranston

2 respuestas

4

La concordancia de longitud de rastreo es importante en DDR, DDR2 y DDR3, pero la pregunta más importante es qué tan cerca deben emparejarse.

Para DDR1, 2 y 3, cada byte debe coincidir con el estroboscopio, y el estroboscopio debe coincidir con el reloj. La dirección y el control también tienen una relación con el reloj. El grado de coincidencia depende de su implementación específica y requiere que analice el presupuesto de sincronización del enlace (consulte la nota TN4611 de Micron). El grado de coincidencia de cada coincidencia con otro grupo de un byte depende de si tiene varios relojes disponibles. Una vez más, esto es parte del análisis del presupuesto de tiempo.

DDR3 es algo más fácil de enrutar que las versiones anteriores (debido a una función conocida como Write Leveling ), pero eso no significa que no sea necesario realizar un análisis de tiempo.

Si está utilizando un FPGA para el controlador de memoria, tenga en cuenta que la longitud efectiva desde los pines o bolas hasta el troquel se puede medir en pulgadas en lugar de unos pocos miles, y esto es necesario para ser incluido en el presupuesto de tiempo (algunas herramientas FPGA normalmente permiten que el cierre de tiempo se ocupe de esto internamente, pero es necesario habilitar la función. No todas las herramientas pueden hacer esto).

Entonces, ¿puede ignorar la coincidencia de longitud de pista para las interfaces de DDR? Mi respuesta es no; sin embargo, no puede hacer una mayor coincidencia de longitud que la ruta más corta proporcionada , no viola el margen de tiempo de la interfaz.

Observaré que el presupuesto de tiempo se vuelve más fácil de cumplir cuanto más corta sea la interfaz; el presupuesto de tiempo está dominado por el tiempo de lectura que tiene un componente de salida y de entrada. Cuanto más corta sea la interfaz, más bajas serán las compensaciones de tiempo acumuladas.

    
respondido por el Peter Smith
2

Estoy trabajando en un diseño ahora con la misma situación: todos los rastros DDR3 quieren ser menores de 2 cm y la coincidencia de longitud aumentará la longitud.

Para DDR3, cada grupo de 8 líneas de datos es un "carril de bytes", con un estroboscopio dedicado. Todos los 8 bits se enclavan al mismo tiempo.

Suponga la velocidad de propagación de la luz para la parte posterior del cálculo de la envolvente. Así que tal vez 33ps por centímetro para las señales. El reloj DDR3 podría ser de 666Mhz o un margen de reloj cada 750 ps. Si la señal del reloj es 1,8 cm más corta que la peor línea de datos, llegará cerca de 60 ps antes del bit de datos.

Ahora, 60ps de 750ps es el 12% del período, lo que no parece tan malo. Pero no estoy calificado para comentar sobre cómo esto podría afectar la confiabilidad del sistema.

Consulte también "Freescale AN3940", que recomienda la coincidencia a través del recuento además de la longitud del trazado. No aborda directamente el problema de un solo chip DDR3 con trazas cortas.

El presupuesto de tiempo total, incluido todo, parece tener que estar dentro de 110ps, por micrón:

    
respondido por el Bryce

Lea otras preguntas en las etiquetas