¿Cómo podemos comparar dos diseños diferentes que realizan la misma tarea (por ejemplo, el procesamiento de una imagen de 256x256) y ambos implementados en diferentes FPGA, en términos de tiempo de procesamiento (segundos)?
Por ejemplo, uno de ellos está en Virtex-5 y el otro está en Virtex-7. Sé que estas dos familias tienen diferentes especificaciones en términos de grado de velocidad, recursos disponibles, arquitectura, etc. Así que pensé que no es conveniente hacer esta comparación (una forma justa de hacerlo sería comparando el recuento del ciclo del reloj). Pero quería preguntarlo porque encontré algunos papeles que hacen este tipo de cosas. (por ejemplo, compara un diseño implementado en Virtex-5 con un diseño implementado en Virtex-7 y afirma que su diseño / implementación es más rápido en términos de segundos)
Editar: normalmente estoy haciendo esta comparación al asignar mi diseño a la misma familia de FPGA que usa el competidor.
Edit2:
Pasó mucho tiempo desde que hice esta pregunta, pero todavía siento que no he podido describir la situación correctamente.
Puede lograr mejores resultados de temporización si utiliza FPGA tecnológicamente mejores. Término crítico es el tiempo aquí. No asuma que estableceré la misma restricción de tiempo para ambos FPGA. Este no es el caso. Por favor considera la pregunta así:
Para Virtex-5: la restricción de tiempo se establece en 100 MHz y se cumple (T. restricción 105 Mhz Fails).
Para Virtex-7: la restricción de tiempo se establece en 150 MHz y se cumple (155 Mhz falla). Así que estoy tratando de encontrar la mejor frecuencia alcanzable para el dispositivo. Virtex-5 y Virtex-7 son solo un ejemplo. Es posible que no tengan esa brecha de rendimiento.
Mi arquitectura logra un mejor resultado si uso Virtex-7.
Ahora imagine que alguien implementa un circuito que realiza la misma tarea que mi diseño.
Él / Ella implementa el circuito para Virtex-7 y alcanza una frecuencia máxima de 130 MHz.
Luego compara este resultado (SIN implementarlo para Virtex-5) con mi resultado de Virtex-5 (100 MHz) y concluye que su arquitectura es mejor. Suponga que los ciclos de reloj son iguales para ambos circuitos.
En mi opinión, si se hace tal comparación; debe hacerse utilizando la misma familia de dispositivos FPGA. De lo contrario no es una comparación justa. El propósito de esta pregunta es averiguar si hay excepciones a eso.