¿Cuál es la frecuencia de entrada máxima que se puede aplicar a un convertidor analógico a digital de integración de doble pendiente? ¿Es \ $ f_ {clk} / 2 ^ {n + 1} \ $? o \ $ f_ {clk} / 2 ^ n \ $?
¿Y el tiempo requerido para convertir una señal analógica a digital depende de la tensión de entrada?
En el tipo de integración ADC, la conversión se realiza en dos fases: la fase de preparación y la fase de reducción. La fase de preparación lleva un tiempo fijo. Pero el período de reducción depende de la amplitud de la señal de entrada.
Entonces, el tiempo de conversión depende del voltaje de entrada. Y la entrada a escala completa tomará el tiempo máximo de conversión.
Del artículo de wikipedia sobre integración de ADC :
Durante la medición de una entrada de escala completa, la pendiente de la salida del integrador será la misma durante las fases de subida y bajada. Esto también implica que el tiempo del período de ejecución y el período de reducción serán iguales (\ $ t_ {u} = t_ {d} \ $) y que el tiempo total de medición será \ $ 2t_ {d} \ PS Por lo tanto, el tiempo total de medición para una entrada de escala completa se basará en la resolución deseada y la frecuencia del reloj del controlador: $$ t_m = 2 \ frac {2 ^ n} {f_ {clk}} $$
A partir de esto, queda claro que la frecuencia máxima de entrada es \ $ \ dfrac {f_ {clk}} {2 ^ {n + 1}} \ $.
Lea otras preguntas en las etiquetas digital-logic adc timing-analysis