Soy relativamente nuevo en sistemas integrados, así que perdona mi ignorancia. Estoy intentando construir un diseño de hardware en Vivado que admita la salida de consola en HDMI, usando el Zynq ZC702 que ejecuta PetaLinux, y basado en el diseño...
Para una implementación lógica simple de la sincronización de reloj usé BUFGCE. Cuando pasé por los esquemas noté que la lógica se implementa utilizando FDCE. Pero no se usan CE de FDCE. Mi pregunta es por qué BUFGCE no se optimizó utilizando CE...
Estoy intentando crear una IP usando Vivado HLS. Tengo muchos arreglos. He dado directivas para inferir BRAM, con mi matriz bram_arr como
#pragma HLS_RESOURCE variable=bram_arr core=RAM_1P_BRAM
set_directive_interface -mode bram "bram_init"...
Esta pregunta puede ser ridículamente rudimentaria pero he estado revisando las guías y videos disponibles de Xilinx arrancándome el cabello ... mi el problema es simplemente este: quiero usar el reloj base de 100Mhz en mi tarjeta de DDR nexys4...
Tengo un proyecto de vivado que contiene un núcleo IP de Xilinx. Se generó un script tcl para este proyecto y contiene enlaces a la fuente principal de IP. La secuencia de comandos .tcl y los archivos de origen IP (archivos xml, xci y veo) se ha...
He creado un generador de ram de bloque (ROM de un solo puerto) en vivado usando un archivo coe en verilog. Soy capaz de leer los valores uno por vez utilizando una instrucción continua (capaz de crear una instancia del bloque ROM una vez por pu...
Estoy tratando de sintetizar un bloque lógico combinacional en verilog usando Xilinx Vivado. Estoy tratando de reducir el número de cortes y aún intento encontrar la ruta crítica del circuito.
Muchas soluciones indican que el análisis de tiem...
Tengo un módulo simple que divide filas entre diferentes motores. En este módulo, row_start_r es un registro que es un contador que omite la cuenta por un desplazamiento específico y, finalmente, se escribe en un FIFO. El siguiente código funcio...
Estoy tratando de poder configurar mi FPGA cargando la configuración en la memoria flash. Soy capaz de escribir en el flash SPI a través de una interfaz Ethernet, por lo que creo que sería posible escribir el flujo de bits en el flash a través d...