¿Cómo puedo acceder al píxel de contenido de archivo binario de la imagen desde el logi ENVI (100 * 100) por píxel codificado cada píxel en 16 bits en vhdl o en matlab, cuando tengo acceso quiero modificar el archivo?
gracias
a) ¿Debo aprender VHDL o Verilog? ¿Uno sobresale en alguna área mientras que el otro se ajusta mejor a otra área?
Para una "lógica de pegamento" simple, dice, de 5 a 30 chips TTL equivalentes, ¿cuál es mejor?
b) El primer ejercicio de apre...
Estoy interesado en verilog, pero tengo un gran problema.
Estoy tratando de simular mi código pero la simulación VHDL muestra 'X' para la salida.
[[
Este es un modulo.vhd
[Esteesuntb_modulo-vhd[
Esta es una simulación.
¿Alguna sugerencia sobre d...
He generado una señal VGA y he logrado dibujar un rectángulo. También tengo un código para ROM diseñado con VHDL e inicializado con un archivo que tiene patrones. Soy principiante en VHDL y FPGA. Me gustaría leer el contenido de la ROM y usar el...
Quiero usar "inst_A" de una entidad "A" utilizada en la arquitectura de la entidad "B" en la arquitectura de otra entidad "C". Quiero que sea la misma instancia.
Como, he usado una instancia llamada "s1" de una matriz de std_ulogic_vectors cuyos...
Tengo este Lattice ECP5 Versa Development Board y voy a trabajar con él en el futuro. En este momento, estoy buscando un buen tutorial de VHDL que me ayude a Jugar con el tablero y a que me sienta cómodo antes de pasar al Proyecto real en el que...
Recibí una advertencia como esta:
WARNING:Xst:1293 - FF/Latch <clkDiv/counter_1> has a constant value of 0 in block <DAC>. This FF/Latch will be trimmed during the optimization process.
WARNING:Xst:1293 - FF/Latch <clkDiv/count...
Quiero representar un contador de 3 bits en el estilo de flujo de datos en VHDL. Pero me estoy confundiendo.
Cualquier sugerencia de cómo se va a representar.