Quiero usar "inst_A" de una entidad "A" utilizada en la arquitectura de la entidad "B" en la arquitectura de otra entidad "C". Quiero que sea la misma instancia. Como, he usado una instancia llamada "s1" de una matriz de std_ulogic_vectors cuyos índices también son std_ulogic_vectors. Estoy almacenando datos en una entidad y quiero leer los datos en otra entidad
Para síntesis, no. Cada instancia es única; Si necesita compartir datos entre dos lugares, debe conectar las señales entre estos dos lugares. No está claro exactamente por qué terminaste queriendo esto; Suena como si quisieras repensar un poco la estructura de tu diseño, pero sin darnos información real, solo puedo especular.
En simulation , puede usar alias para acceder a las señales en la jerarquía de diseño. Busque la palabra clave alias . No lo detallaré aquí porque supongo que no está buscando una solución de simulación solamente.
Lea otras preguntas en las etiquetas vhdl