Diseño de un multiplexor 2: 1 para entrada y salida de 64 bits [cerrado]

Question

#1 de crgrace (3 votos)

-3

¿Cómo diseñar un mux 2: 1 para una entrada y salida de 64 bits usando el código Verilog?

verilog

pregunta Prashmita Dey

1 respuesta

Lea otras preguntas en las etiquetas verilog

score 3 · Answer 1

3

/// sel es 1 bit. in_a, in_b y out son vectores de 64 bits

if (sel) begin
  out = in_a;
else
  out = in_b;
end

///

respondido por el crgrace