Preguntas con etiqueta 'vhdl'

2
respuestas

Implementación de un gran algoritmo paralelo para la comunicación con un servidor

Quiero ejecutar un algoritmo paralelo que implementaré en Verilog / VHDL y usaré un FPGA para ejecutarlo. Tengo algunas preguntas: ¿Cómo puedo hacer una solicitud http a los servidores que utilizan un FPGA? ¿Debo usar una computadora y t...
2
respuestas

¿Necesita tutorial de CPLD de Quartis II para aprender VHDL desde CERO [cerrado]

Estoy aprendiendo VHDL desde cero usando Altera CPLD. Ya tengo Quartis II 12.1 y un ejemplo de VHDL de 15 líneas (como Hello World for C learner). Para evitar aprender un estilo de codificación incorrecto o profundizar demasiado pronto, ¿a qu...
1
respuesta

Eligiendo una herramienta para el desarrollo: System Generator vs Xilinx ISE

Estoy tratando de hacer una implementación de un diseño vhdl. Es una aplicación para el procesamiento de señales. ¿Alguien sabe cuál es la herramienta de desarrollo más rápida Xilinx System Generator o Xilinx ISE? Gracias.     
1
respuesta

escalar un número binario [cerrado]

¿Cómo puedo decodificar un número binario de 6 bits (hasta 32 en decimal) a un número binario de 7 bits (hasta 100)? Quiero cambiar la escala de 32 a 100. Estoy usando VHDL-93. Por ejemplo, si el número binario es 010000, debería mostra...
1
respuesta

Error (10327): Error de VHDL en clkdivider.vhd (27): no se puede determinar la definición de operador "" no "" - se encontraron 0 definiciones posibles

Todavía soy un principiante y sigo recibiendo este error, ¿alguien puede ayudar a los pls? library IEEE; use IEEE.STD_LOGIC_1164.all; use IEEE.NUMERIC_STD.ALL; entity ClkDivider is port ( clk_in : in STD_LOGIC; reset : in STD_LOGI...
1
respuesta

Usando un canal de adc (conexiones de pin) [cerrado]

Para un proyecto de calculadora de frecuencia cardíaca utilizando Basys2 y VHDL, estoy tratando de conectar el ADC0808 para obtener una salida digital de 8 bits de la salida de mi sensor de pulso. Sin embargo, aunque diseñé el circuito de acuerd...
1
respuesta

VHDL convierte binario a hexadecimal, y hexadecimal a cadena

Al tener un std_logic_vector, ¿cómo puedo convertir el valor de valor en HEX y luego cómo puedo convertir el hexágono en una cadena? Ejemplo: std_logic_vector (15 downto 0)="0000000001010101", HEX = 0055, y hexadecimal a cadena     
1
respuesta

¿Cómo inicializar un registro de desplazamiento en VHDL?

Estoy tratando de hacer una implementación vhdl de un registro de cambios de 8 bits que se inicializa a "11111111" cada vez que se presiona un botón de reinicio, antes de que el registro de cambios comience a recibir valores de un generador de s...
1
respuesta

Usando el paquete ieee.proposed para un dft. Quartus mostrando solo 10 elementos lógicos correspondientes a solo 10 estados. [cerrado]

¿Puede alguien sugerir posibles razones por las que esto podría estar sucediendo? La compilación es exitosa. Hemos analizado el código. No se puede resolver ningún error lógico o de sintaxis (de lo contrario no se compilaría).     
1
respuesta

generar un proceso VHDL con señal de reloj a una frecuencia de 10 mhz

Estoy luchando para ver cómo mi profesor obtuvo 100 nanosecs por período de reloj (50 nanosecs arriba, 50 nanosecs abajo) los relojes a 10mhz así que hice:           1 / 10x10 ^ 6 = > 1x10 ^ -7 microSegundos convertir a nano segundos y...