Estoy tratando de usar un puerto bidireccional en Verilog para poder enviar datos de recepción a través de él. Mi problema es que cuando intento asignar un valor al puerto dentro de una tarea, pero sigo recibiendo un error.
¿Cuál es la forma...
He estado aprendiendo Verilog y Vivado en la escuela, y ahora estoy muy confundido por el uso de autobuses y matrices. ¿Alguien puede aclarar lo siguiente?
¿Cuál es la diferencia entre una matriz y un bus?
Durante la declaración, un bus s...
Para un proyecto escolar, estoy tratando de implementar una ecuación, por ejemplo:
( EDIT )
B = ((A + 2) * |A - 10|) / (c * c)
todo es valores binarios sin signo, valores absolutos siempre.
La ecuación debe evaluarse 57600 veces por segundo...
Quiero crear un esquema de una jerarquía de módulos verilog específica que muestre qué bloques están conectados a qué otros bloques. Al igual que la herramienta nschema Debussy / Verdi de Novas, o cualquiera de una serie de herramientas EDA qu...
Estamos estudiando el modelado y la verificación de un protocolo simple de coherencia de tejido de malla para verificar la simulación RTL. En el pasado, hemos desarrollado completamente nuestra propia solución para escuchar paquetes en la RTL y...
Soy un principiante en la programación de Verilog y FPGA. Mi experiencia es el desarrollo de software C / C ++.
Estoy desarrollando un módulo FPGA que básicamente lee los paquetes de la red Ethernet y luego interactúa con un proceso que se eje...
He intentado poner muchos inversores para realizar pruebas de estrés en mi fuente de alimentación Spartan 6 según lo recomendado aquí . Aquí está el módulo básico:
module inverter(
input wire clk
);
reg [7:0] inverted;
always @(posedge...
Estoy queriendo eventualmente conectar alguna memoria a mi fpga.
Esto requerirá pines en el fpga que pueden leer datos y escribir la salida al ram.
Todavía estoy muy lejos de hacer algo de eso, pero como ejercicio de aprendizaje quería hacer...
¿Existe alguna herramienta en Linux que convierta el código vhdl / verilog en un bloque esquemático equivalente?
Conozco las herramientas disponibles
* Sinplicidad
* Synopsys Design Compiler
* Altera Quartus II
* Xilinx ISE...