Estoy tratando de usar un puerto bidireccional en Verilog para poder enviar datos de recepción a través de él. Mi problema es que cuando intento asignar un valor al puerto dentro de una tarea, pero sigo recibiendo un error.
¿Cuál es la forma correcta de asignar un valor a este tipo de variables?
Mi código es el siguiente:
module test(value,var);
inout value;
output var;
reg var,value;
task sendValue;
begin
var = 1;
value = 1;
end
endtask
endmodule
y el error que estoy recibiendo es: ** Error: C: / [...]: (vlog-2110) Referencia ilegal a un "valor" neto.
Gracias.