Me preguntaba si hay buenos sitios que fomenten el código abierto en el mundo de fpga usando código en verilog o vhdl?
ya que la comunidad de código abierto es muy poderosa y todas las grandes empresas contribuyen con grandes módulos de softw...
Una de las respuestas a esta pregunta recomendada utilicé una señal de reinicio para mi diseño fpga. Estoy de acuerdo, es un buen consejo y lo estoy agregando. ¿Hay alguna forma de asegurarme de que esta señal se afirme en el inicio, aunque si...
Por ejemplo,
always @(posedge clk)
begin
repeat (20)
@(posedge clk) ;
end
En esta declaración, cuando se activa el clk por primera vez, se ejecutará la instrucción de repetición. Sin embargo, si el clk se activa la próxima vez,...
Estoy intentando simular un diseño de ejemplo de un IP Core, pero la versión de ModelSim que he instalado (Altera Edition / Linux) no está vinculada a la biblioteca Xilinx. ¿Cómo puedo agregar de forma permanente o temporal la biblioteca Xilinx...
Estoy tratando de dibujar el diagrama lógico de este Código Verilog de un contador usando mux, d flip flop, nand, y.
module CNT1 (Q, QN, To, CLK, D, L, RB, Ti);
output Q, QN, To;
input CLK, D, L, RB, Ti;
reg q, tout;
function mux;
input [3:0...
Estoy escribiendo un banco de pruebas para un módulo que toma una matriz de entradas que representa un número usando el siguiente código:
module ComparatorTest;
wire [3:0] a;
wire [3:0] b;
output aHigher, bHigher, equal;
Comparator c (a, b, a...
El código siguiente es tomar el recíproco de un número de punto fijo utilizando el método de Newton. Cuando se afirma start , la máquina de estado entra en el estado de estimación . Para obtener un punto de partida, comienzo en 1/2 ^ N, d...
Me preguntaba si hay una diferencia entre (dos posibles implementaciones de un contador en verilog con una declaración de caso ...
module counter_4(
input clock;
output reg[3:0] count;
);
always @(posedge clock) begin
c...
A veces estoy realmente confundido por el uso abusivo de la jerga en los artículos y libros de diseño de EDA / VLSI. Sin definiciones precisas, le toca al lector hacer una interpretación que es muy ambigua e incorrecta a veces
Me gusta,...
Para fines de aprendizaje, estoy tratando de implementar un procesador muy simple en verilog. La idea es que en cada ciclo de reloj, la máquina extraiga las siguientes 4 instrucciones de la memoria (cada instrucción es de 8 bits) o ejecute una i...