Estaba aprendiendo Verilog. El siguiente código me planteó y me preguntó de qué se trata el siguiente código, es decir, el circuito implementado.
always@(posedge clk or posedge reset or posedge set)
begin
if(reset)
out=in1;
else i...
Estoy conectando un monitor VGA con el kit Spartan 3e. Tengo un problema con el código y recibo muchas advertencias, como se muestra a continuación.
¿Alguien podría explicar las advertencias?
WARNING:Xst:1780 - Signal <reg_led> is...
Tengo un problema al verificar el cambio en la entrada, es decir, cuando A cambia el valor x cambia el estado. donde a es una entrada de N bits y "x" es un bit fuera
Estoy intentando crear un controlador de semáforo usando un FSM. Tengo uno simple funcionando, pero todo lo que tengo que hacer es agregar una demora para que cuando las luces pasen de amarillo a rojo, no cambien instantáneamente.
Si observa...
Aprendo en verilog con menos conocimiento y tratando de desarrollar más comprensión. Escribí un código simple de verilog y lo sinteticé e implementé. No tengo conocimiento de las tablas de búsqueda.
Cuando vi un resumen de diseño, se muestra c...
He escrito tb en verilog. Mis entradas de banco de pruebas van a una alta impedancia, es decir, zz. Mi ho no puede forzar el estímulo. Por favor, ayúdeme, ya que no puedo detectar el problema en mi banco de pruebas.
module_tb()
reg [47:0] d...
Soy nuevo en systemverilog. Recientemente estoy trabajando en un proyecto para decodificar un flujo de datos de un AVALON_ST. Utilizando systemverilog. Mi dispositivo de destino es Stratix V y el reloj es de 200Mz.
module decoder(
// clk and...
Estoy tratando de hacer el sensor de estacionamiento con verilog y tengo su código vhdl y tratando de traducirlo a verilog. ¿Puedes ayudarme a averiguar cuál es mi problema? No hay error, el error es solo cuando implemento con vhdl one funciona,...
¿Un ram normal requiere tener un decodificador de dirección de fila y columna?
De la codificación verilog ram que obtengo de enlace .
En la codificación verilog, muestra que tiene una dirección de 8 filas y datos de 8 bits de longitud. Así que...