He escrito un desplazador de 8 bits en verilog
'timescale 1ns / 1ps
/* this is a very simple example of a 8 bit shift */
/* the shift amount is always 1 */
/* sw = 0 means left shift while sw = 1 means right shift */
/* this is an example of...
Así que estoy tratando de simular una máquina de estados con salidas s y v y un estado. por alguna razón, nuestros valores s y v se están actualizando, pero el estado se niega a cambiar,
cualquier ayuda sería increíble
module controller(
inp...
Mi código requiere que almacene el valor del período de una señal de entrada en un registro. Me he burlado del código de abajo para registrar el período, pero todavía no puedo confirmar que funcione. En tu experiencia, ves algo que está inmediat...
¿Cómo escribir código verilog tal que los valores de salida deban cambiar por cada 2 ciclos de reloj? He escrito código para el contador, está cambiando / contando para cada posición del reloj. Quiero, debería contar después de las 2 horas del r...
Quiero probar mi archivo de registro antes de conectarlo a ALU.
Así que escribí un banco de pruebas para mi archivo de registro.
// 16 x 32 register file with two read, 1 write port
module regfile(
input logic clk, we3,
in...
¿alguien podría explicar por qué la señal de salida en mi verilog testbench no está cambiando?
Estoy tratando de construir un módulo que realice tareas tanto de posición como de negación.
Para propósitos de prueba, he construido un módulo qu...
Estoy haciendo la emulación de una presentación de diapositivas de imágenes en las que almaceno valores de píxeles en SRAM usando el procesador y leo datos usando VGA. Funciona bien cuando almaceno datos en sram y los leo a través de VGA por sep...
Este es un programa verilog de contador de 24 bits. ¿Cuál es la función de la operación resaltada? ¿Añadimos 1 al bit menos significativo? ¿Cómo podemos saber que la adición se realizó al bit menos significativo si consideramos 24'b1 ?...
Esta es una tarea y no quiero que toda la respuesta sea un lugar para comenzar esta tarea. Esto es lo que se supone que debo hacer.
"Emule un generador PWM (modulación de ancho de pulso). Las entradas al módulo son una señal de reloj (Clk) y...
Actualmente estoy trabajando con la placa FPGA Basys3 de Xilinx y una de mis tareas es generar una onda sinusoidal analógica (para entrada al osciloscopio) con el módulo PMOD DAC. Hasta ahora he generado con éxito un valor variable de pico y can...