Cambiando los valores de entrada para cada 2 ciclos de reloj

-1

¿Cómo escribir código verilog tal que los valores de salida deban cambiar por cada 2 ciclos de reloj? He escrito código para el contador, está cambiando / contando para cada posición del reloj. Quiero, debería contar después de las 2 horas del reloj. ¿Cómo escribo el código?

    always @ (posedge clk) begin
 if (rst)
  d<= 0;
   else
 d<=d+1;
end
    
pregunta ecla

1 respuesta

0

Puedes usar TT flipflop para ese caso

always @(posedge clk) begin
    if (rst)
        tt <= 1'b0;
    else
        tt <= ~tt;

    if (rst)
         d <= 0;
    else if (tt)
         d <= d+1;
end 
    
respondido por el Roman

Lea otras preguntas en las etiquetas