¿Cómo escribir código verilog tal que los valores de salida deban cambiar por cada 2 ciclos de reloj? He escrito código para el contador, está cambiando / contando para cada posición del reloj. Quiero, debería contar después de las 2 horas del reloj. ¿Cómo escribo el código?
always @ (posedge clk) begin
if (rst)
d<= 0;
else
d<=d+1;
end