Tengo un diseño que crea una instancia de una memoria y un oscilador en anillo que estoy excluyendo de la síntesis al hacer que sean cajas negras (no especificando explícitamente, pero instanciando un módulo vacío con solo direcciones de puertos...
Tengo 2 relojes en mi diseño. Un reloj externo lento y un reloj oscilador en anillo de alta frecuencia. Para el reloj externo, estoy usando el comando create_clock para especificar el tiempo. El bloque del oscilador en anillo está instanciado de...
Tengo un fragmento de código que consiste principalmente en matrices matriz-matriz y matriz-vector, pero también tiene otras operaciones. He escrito mi código tanto en Python como en C y me gustaría asignarlo a un FPGA de Intel.
Lo que hago a...
A continuación se encuentra mi script de síntesis de Genus.tcl,
#Script
#Setting Library and Design Path
set_attribute lib_search_path ../lib/
set_attribute hdl_search_path ../design_files/
#Setting Library and Design Fi...
Recibo este desagradable error al sintetizar mi diseño utilizando ISE Studio para Spartan-6:
ERROR:Place:1108 - A clock IOB / BUFGMUX clock component pair have been found
that are not placed at an optimal clock IOB / BUFGMUX site pair. The...
Recientemente he comenzado a usar el ABC de Berkeley para sintetizar mis circuitos. Parece que ABC solo es capaz de manejar bibliotecas genlib mientras que la mayoría de las bibliotecas de células estándar están en formato lib o...
Uno de los videos de Ben Eater sobre la construcción de una computadora de 8 bits muestra una forma de construir un detector de bordes usando un inversor y una puerta y compuerta: enlace (minutos 7: 40-9: 40).
¿Qué lenguajes de especificaci...
Estoy trabajando en una tienda de FGPA en este momento con los FPGA de Xilinx. No tengo mucha experiencia en el diseño de lógica, especialmente cuando se trata de microprocesadores. Uno de los grandes movimientos que mi equipo está considerando...
Parece que mapas de Karnaugh y Quine-McCluskey algorithm se utilizan para minimizar el número general de puertas para representar alguna tabla de verdad (función booleana) con entradas de $ n $ (generalmente pequeñas $ n $) y una salida ....