¿Por qué hay una diferencia enorme en los recursos entre la síntesis posterior y la implementación posterior en vivado.
Lea otras preguntas en las etiquetas fpga verilog xilinx synthesis vivado
