Actualmente estoy usando el Altera MAX10 basado en flash, diseñado para ser conectado al procesador principal que ejecuta Linux en una placa personalizada (el FPGA solo implementa algunos periféricos; el procesador que ejecuta Linux es un diseño...
He estado implementando un módulo de hardware en VHDL para parte de mi disertación universitaria y quiero implementarlo como parte de un núcleo NIOS II en mi FPGA ciclón 2. Esto usa la interfaz de Avalon, ¿qué recursos puedo considerar para dise...
Espero hacer un trabajo de desarrollo en FPGA de Altera que probablemente sea más grande de lo que es compatible con la edición gratuita de ModelSim. Tengo una copia antigua de la versión completa (versión 6.5, creo). ¿Es probable que funcione p...
He reunido una ALU de 4 bits que parece funcionar correctamente en la simulación, pero cuando se descarga en la placa no se está comportando correctamente. La operación OR se comporta correctamente mientras que la suma y AND son incorrectos. De...
Estoy escribiendo un esclavo Avalon-MM. Se conectará a Nios II como dispositivo maestro. ¿Qué opciones existen para escribir testbench para ello? Debo estar seguro de que un maestro de Avalon-MM pueda leerlo / escribirlo correctamente.
Me he...
¿Cuál es el significado de la siguiente advertencia (presentada por Quartus)?
Warning (10445): VHDL Subtype or Type Declaration warning at someFile.vhd(32): subtype or type has null range
La línea de código ofensiva es:
-- Drive unused l...
Diseñé y soldé mi primera placa fpga usando el ciclón IV en el paquete de 144 eqfp. En primer lugar, cometí los siguientes errores:
Estoy usando 3.3V VCCIO para todos los bancos IO. He leído mal el manual y
pines TMS y TDI conectados en el V...
Quiero diseñar un receptor / transmisor UART y ya he desarrollado el receptor vhdl , pero cuando declaro y crea una instancia del componente del receptor en el diseño de mi placa principal, obtengo muchos errores de sintaxis en ambos archivos,...
Tengo un Quartus de diseño FPGA que compila y funciona correctamente para un ciclón IV EP4CE15F17C8 (42% usado).
Estoy tratando de migrar el mismo diseño a un FPGA EP4CE10F17C8 más pequeño, pero al cambiar el dispositivo FPGA obtengo errores...