Diseñar un periférico para la CPU de núcleo suave

3

He estado implementando un módulo de hardware en VHDL para parte de mi disertación universitaria y quiero implementarlo como parte de un núcleo NIOS II en mi FPGA ciclón 2. Esto usa la interfaz de Avalon, ¿qué recursos puedo considerar para diseñar un módulo genérico? No tengo idea de por dónde empezar con esta parte de mi proyecto.

No sé si mi diseño será esclavo o maestro. Alguien me puede indicar la dirección relevante en el diseño de la parte de mi proyecto.

Así que quiero que mi módulo de hardware forme algunas instrucciones adicionales de la CPU para acelerar la ejecución de un algoritmo específico. Para que tengamos una llamada de ensamblaje en mi programa de C que usa el coprocesador de cifrado de hardware.

Mi módulo de hardware es el módulo DES Encryption, y quisiera algunas instrucciones adicionales para poder conectar un núcleo de CPU a mi módulo.

    
pregunta Dean

1 respuesta

3

Es posible que desee implementar esto como una instrucción personalizada en lugar de un periférico mapeado a memoria. Comience leyendo la Instrucción personalizada de NIOS II . Probablemente desee implementar una instrucción 'Multiciclo' para que pueda tomar algunos ciclos para calcular los valores de DES.

La guía explica cómo los mnemónicos de instrucciones activan su hardware. El resultado se multiplexa junto con la salida de ALU y se dirige al archivo de registro. El ejemplo en la guía es un generador de CRC, por lo tanto, algo similar en términos arquitectónicos.

    
respondido por el shuckc

Lea otras preguntas en las etiquetas