Diseñé y soldé mi primera placa fpga usando el ciclón IV en el paquete de 144 eqfp. En primer lugar, cometí los siguientes errores:
- Estoy usando 3.3V VCCIO para todos los bancos IO. He leído mal el manual y pines TMS y TDI conectados en el VCC de 3.3 V en lugar de VCCA de 2.5 V. Después de darme cuenta de esto, lo corregí, pero podría ser demasiado tarde. haría esto será suficiente, para freír el JTAG?
- Después de soldar el chip en su lugar, no me di cuenta a tiempo allí Hay alrededor de dos a cinco puentes de soldadura entre los pines. Algunos Cortocircuité mi 3.3V VCC. Después de darme cuenta de esto, volví a trabajar el chip Triple comprobado para cualquier puente. No hay ninguno.
- Debido a los problemas mencionados anteriormente, tuve que soldar y Desoldar el chip dos veces. Estaba usando la estación de aire caliente. lo intenté Controlar la temperatura lo mejor que pude (con termocoupple justo encima del chip) pero lo hice a mano. Podria estar dañado por el calor?
Cuando conecto la placa al blaster USB, el quartus dice que no pudo iniciar la cadena JTAG porque no se encontraron dispositivos. Intenté depurar el jtag usando un osciloscopio, pero como esta es la primera vez que trato de hacerlo, no sé qué buscar exactamente. Me di cuenta de lo siguiente:
- Al usar el depurador JTAG y configurar cuántos pulsos de reloj enviar, La señal del reloj parecía bastante rara. Si envié menos de 8 pulsos, el El alcance mostró bastante buena onda cuadrada. Pero al ajustar el reloj a Enviar más pulsos, la señal se volvió extraña. Hubo pocos bonitos pulsos como antes y luego hubo explosiones aleatorias de pulsos alrededor de 6 veces la frecuencia de los originales. Al principio pensé que Solo eran ruido, pero eran perfectamente uniformes. Casi parecía El programador trataría de comunicarse en diferentes frecuencias. yo no sé si este es el comportamiento normal de JTAG o no.
- El pin TDO se mantuvo alto todo el tiempo. Lo que asumo es una señal de interfaz jtag rota en fpga.
- Otros pines estaban mostrando algunos datos, pero no sé lo suficiente sobre El protocolo a decir, si era correcto.
Cada VCCIO está conectado a la 3.3V, cada VCCA a 2.5V y cada VCORE está conectado a la 1.2V. ¿El problema es que el VCCIO del banco donde reside JTAG es 3.3v?
Lo siento si olvidé algo o sueno demasiado estúpido. Este es mi primer proyecto de fpga, por favor sea amable. :-) ¡Gracias de antemano por todas sus respuestas!