Estoy escribiendo un controlador para un módulo DDR de baja potencia / móvil en mi FPGA. Para permitir la depuración, uso un modelo funcional escrito en Verilog. En él, el tiempo de configuración y retención de alguna señal se establece en 1.5 n...
De acuerdo, tengo diseños muy grandes para implementar en FPGA y escuché sobre este concepto de partición temporal que nos permite implementar diseños que intercambian partes de los diseños dentro y fuera de ellos. Aunque no pude encontrar nada...
Intentaré simplificar mi proyecto tanto como sea posible para que esto sea comprensible.
Estoy conectando una placa nRF52 PCA10040 a una FPGA iCE5LP (Lattice).
Tengo un problema con los bytes que llegan a la MCU (línea MISO), aquí está el cur...
Estoy utilizando QuartusII para diseñar un sumador de acarreo de ondulación de cuatro bits.
Sigo recibiendo este error:
Error (275022): Illegal bus range or name for logic function for instance "instMyAdder" of type 4 Bit Adder
Todos mis...
Me gustaría hacer un MUXer que cambie entre 2 señales, digamos A y B. Las señales A y B también generan ambas interrupciones. El MUXer cuenta las interrupciones y, por ejemplo, después de n-interrupciones de A, la salida se convertirá en la de B...
En algunas tarjetas, como Papilio , spi flash se conecta solo a fpga. Como puedo entender, el firmware escribe a flash a través de fpga. ¿Cómo funciona? ¿Fpga no necesita firmware primero para trabajar? Si es así, ¿cómo pasa con fpga antes de e...
Estoy usando un transceptor GTXE2 serie 7 de Xilinx configurado como SATA host PHY. Este transceptor está interactuando con un controlador SATA Host y un dispositivo SATA Gen1.
Durante la inicialización, puedo ver COMRESET, COMINIT y COMWAKE...
Estoy practicando el diseño de circuitos asíncronos, y me gustaría realizar algunos experimentos simples construyendo circuitos simples utilizando un FPGA Spartan-3.
Me pregunto cómo se puede implementar un elemento C Muller de 2 entradas y 4...
Estoy intentando hacer un reloj en un placa Basys2 pero No puedo encontrar en la documentación el pin para iluminar los dos puntos de la pantalla de 7 segmentos. ¿Dónde está?
Quería usar la operación de raíz cuadrada de la FPU (6.1) en el Logic Core IP de Xilinx. No sé qué latencia debo elegir. ¿Puede alguien ayudarme con eso?
Por defecto, elige la latencia máxima posible. ¿Por qué alguien querría elegir la latenc...