En plataformas híbridas que contienen CPU y FPGA, hay algunos modelos para tareas. Por ejemplo, en un modelo de tarea, se considera que cada tarea se puede ejecutar en FPGA o CPU (es decir, hay dos versiones H / W y S / W para cualquier tarea)....
enlace
Me asignaron una tarea en la que tengo que conectar un ADC (convertidor analógico a digital) LTC2323-12 a un FPGA.
Al parecer, la hoja de datos de LTC2323-12 parece que tiene dos formas de ser controlada. Una forma es a través de...
Tengo un ADC (TLC2323-12) que (según tengo entendido en la hoja de datos) tiene dos modos de controlar la salida de la señal convertida. Uno de los métodos es con la señal de entrada SCK que se puede controlar desde el FPGA siempre que quiera ca...
Examinando en la spartan-6 DC y guía de características de conmutación , no puedo encuentra lo que estoy buscando.
Tampoco hay clasificaciones de corriente de fuente / sincronización máximas absolutas para los pines IO del usuario. En cuanto...
Como principiante, estoy confundido con la configuración de la cadena de herramientas adecuada (todo el concepto es nuevo para mí). Mi objetivo es programar el ARM Cortex-A9 en la placa Zynq 7000 utilizando el SDK de Xilinx.
Para escribir el...
¿Se dice que la FPGA Smatfusion2 es altamente segura por su fabricante (Microsemi, ahora Mircochip) porque es una FPGA de memoria no volátil? Mientras tanto, el SRAM FPGA como el zynq 7000 se considera vulnerable porque el contenido debe cargars...
Tengo2chipsDDR3x16( MT41K256M16xx ) interactuó con un FPGA ( M2S150TS-1FCS536 ). Planeo usar datos punto a punto y amp; Topología de dirección / comando de sobrevuelo.
Estoy usando ECC con un bus de 16 bits, por lo que 18 bits en total. Deb...
Tengo un diseño en el que los datos de video ingresan a través del receptor alttera de lvds de altera. Uno de los bits paralelos que sale del otro lado representa H-Sync, que aparecerá durante algunos ciclos de reloj en cada línea de video horiz...
Tengo una placa de arranque Xilinx / Digilent Spartan 3E, UG230. Estoy diseñando un PCB para una placa ADC / DAC. Soy bastante nuevo en los FPGA (con algo de experiencia), pero no quiero cometer errores tontos con el conector Hirose FX2 (J3); co...
Mi FPGA tiene un reloj interno de 66.66 Mhz. Una entrada es una señal de video sincronizada en la misma frecuencia.
Parece que no puedo sincronizar un proceso procesando los datos con el reloj interno, ya que no conozco la fase de la señal y...