Sigo recibiendo el siguiente error cuando voy a implementar mi diseño en Xilinx ISE:
ERROR:NgdBuild:604 - logical block 'dcm' with type 'DCM_BASE' could not be
resolved. A pin name misspelling can cause this, a missing edif or ngc file,...
Cuando conecto varios componentes vhdl para crear un diseño, ¿cómo me aseguro de que no se viole la configuración interna (p. ej., registro para registrar) y la sincronización de espera?
Ex. El bus de datos entre componentes se muestrea corre...
Estoy trabajando con un chip de expansión de E / S SPI MCP23S17 en un proyecto VHDL en mi Basys 2 .
A primera vista, pensé que esto era solo una simple interfaz SPI en la que ponía baja la selección de chip y me proporcionaría los datos en...
Estoy trabajando en un tablero de celosía y quiero usar núcleos de IP para mi proyecto. Tengo una licencia para un núcleo IP de terceros, pero no tengo idea de cómo integrar la IP a mi proyecto. Mi investigación me muestra que la información dis...
Estoy intentando buscar documentos fáciles de entender que ayuden a explicar cómo se asignan las funciones lógicas a LUT. Por ejemplo si tengo c = (a+b)*c -d , ¿cómo se asigna esto a la LUT? o si se diseña un contador, cómo se asigna el mi...
Tengo 4 FPGAs Spartan 6 conectados a través de carriles de 64 bits, formando una línea. (Es decir, FPGA1 está conectado a FPGA2, FPGA2 está conectado a FPGA3 y FPGA3 está conectado a FPGA4.)
He dividido cada carril de 64 bits en dos carriles...
Recientemente estuve leyendo un libro de estudio de Verilog. Finalmente me di cuenta de que un archivo Verilog puede no ser sintetizable, porque algunas declaraciones Verilog son solo para uso de simulación. Pero soy demasiado perezoso para crea...
Estoy intentando escribir una máquina de estado muy simple que implementa un bloqueo de combinación.
El código es: Switch1 - > Switch2 - > Switch3 - > Switch4
Me doy cuenta de que es el Switch 7, 6, 5, 4 en consecuencia en el códi...
Estoy desarrollando un núcleo en Spartan 6 que necesita hacer divisiones como
1 / 6,2 / 4 etc ... así que los valores siempre están entre 0 y 1. Como no necesito la precisión del punto flotante, quiero usar un divisor de punto fijo, ya que la di...
Creé un multiplexor simple que alimenta diferentes entradas a la salida dependiendo de la máquina de estadísticas.
Ahora hay estados en los que no necesito el resultado, por lo que normalmente lo configuro en 0.
INST <= "01" WHEN fsm_state...