Supongamos que tenemos un contador de 8 bits out[7:0◆
Debe permanecer en cada recuento durante un número específico de relojes x, donde x puede ser cualquier entero o factor fraccional de 512.
Mi enfoque:
Use el contador de 10 bits t...
He implementado un controlador VGA en FPGA, para resolución de 800x600 a 60Hz. ¿Puedo usarlo para conducir un monitor de PC? En la configuración de resolución del monitor de la PC, se ve que es compatible con varias resoluciones a diferentes vel...
He creado un circuito de registro de desplazamiento y el banco de pruebas correspondiente usando verilog. He ejecutado esto a través de ModelSim y obtuve las salidas de onda deseadas, así que creo que mi diseño es correcto. Sin embargo, cuando t...
Quiero usar FPGA para hacer el procesamiento de video y necesito una entrada de video y una salida. El problema es que la mayoría de las tarjetas FPGA tienen un puerto (HDMI o VGA) y el precio aumenta significativamente con las tarjetas que tien...
Principalmente he trabajado en la parte frontal y no sé mucho sobre cosas de back-end. He analizado los distintos niveles de abstracción de los flujos de diseño de FPGA y ASIC. Me preguntaba si es posible que la lista de redes generada a partir...
Tengo un diseño con una FPGA, una MCU y otros periféricos externos conectados entre sí a través de un bus de periféricos paralelo.
Todo el sistema está sincronizado desde dos relojes síncronos. Los relojes son un oscilador de 32 Mhz y un relo...
Soy nuevo en verilog. Estoy usando esta versión 1: 4 como se describe en esta página web (código suministrado).
1: 4 Demux verilog code
Mi pregunta es en relación con la línea de selección. Tengo un procesador de software NIOS II en el f...
Estoy trabajando en un proyecto vhdl / fpga usando el módulo vga. Estoy tratando de hacer que un objeto caiga con una aceleración (gravedad). Encontré una respuesta a otro problema, y sugiere implementar algo similar a estas ecuaciones:
Po...
Estoy diseñando un circuito en el que debo conectar 32 salidas de 1 bit de 32 compuertas NAND a la entrada de 2 compuertas OR de 16 entradas. Estoy escribiendo Verilog para esto pero no puedo averiguar cómo conectar los 16 bits iniciales ([15: 0...
Estoy escribiendo un código y tengo 2 preguntas tontas:
1- ¿Es una mala práctica usar "inicial" en la descripción del módulo?
Lo pregunto porque tengo un divisor de frecuencia con 2 señales (clk_in y clk_out). Si quiero ver el comportamien...