Diseño de un contador que permanece en cada estado para x relojes

Su pregunta dice "un estado particular" , pero parece que desea que out[7:0] permanezca en cada de sus estados para x ciclos de reloj. Si es así, entonces desea utilizar temp[9:0] como "prescaler": para cada x relojes, desea enviar un impulso al contador out . Esto funciona para cualquier valor de x.

Para cada ciclo de reloj, verifique si temp es igual a x-1. Si es así, establezca temp en cero e incremente out ; de lo contrario, simplemente incremente temp .

En Verilog:

always @(posedge clock) begin
  if (temp >= (x-1)) begin
    temp <= O;
    count <= count + 1;
  end else begin
    temp <= temp + 1;
  end
end

Bien, ahora que ha aclarado el significado de x, el siguiente código DDS implementará lo que desea directamente.

always @(posedge clock) begin
  temp <= (temp & 10'h1FF) + x;
  if (temp[9]) count <= count + 1;
end

Si x = 1, count solo incrementará una vez cada 512 relojes. Si x = 512, count se incrementará en cada reloj. Si x = 40, count se incrementará cada 12.8 relojes en promedio.

En el caso general de tener dos números, donde la tasa de conteo es x / y (x no debe ser mayor que y), piense qué está haciendo el código anterior con respecto al valor y = 512:

• ¿Qué hace la expresión temp & 10'h1FF en realidad numéricamente?
• Del mismo modo, ¿qué significa que el bit 9 que se está configurando signifique numéricamente?

¿Tal vez condicionaría el contador principal usando un comparador que tome x y la salida del contador auxiliar de 10 bits (cronometrado a la frecuencia de reloj) como las entradas? No puedo decirle más porque faltan algunos detalles sobre el funcionamiento en su descripción.

Si hablamos de fracciones, entonces necesita definir qué resolución necesita en frecuencia, lo que determinará la cantidad de bits que necesita. Más bits significa más consumo de recursos, pero puede especificar una parte fraccionaria más precisa. La forma en que implementa esto es la siguiente: construir un acumulador de N + 1 bit, en cada ciclo agregue su paso de N bits al acumulador. Cuando el MSB alterna, incremente su contador de salida.