He estado tratando de conectar un chip eMMC a un FPGA, que recibe comandos a través de un microcontrolador para iniciar y activar las operaciones de escritura / lectura en determinados sectores.
Estoy teniendo problemas con la secuencia de ar...
Digamos que tenemos una base de datos de cinco mil señales discretas de 512 puntos . Cada entrada de base de datos es única en sí misma. El punto importante a tener en cuenta sobre las señales en la base de datos es que de los 512 puntos, más...
Me gustaría saber cómo hacer un perfil de una adquisición de imagen y almacenamiento en un sistema basado en FPGA, capturar imágenes desde un sensor de imagen CMOS a través de la interfaz LVDS, hacer un procesamiento de imagen básico y luego alm...
Estoy tratando de entender cómo funciona el direccionamiento de fotogramas en las secuencias de bits FPGA.
Por lo que entiendo, un cuadro tiene un ancho de 1 bit, va de arriba a abajo y se identifica mediante una dirección única de 32 bits. E...
Estoy leyendo la guía del usuario de Spartan 6 en el bloque del controlador de memoria (MCB). La siguiente cita discute dos flujos de diseño:
Hay dos flujos de diseño admitidos para el MCB:
1) Flujo de diseño no integrado
Di...
He estado tratando de averiguar por qué mi programa verilog no funciona durante horas. Para probarlo, simplemente agregué algunas constantes como entradas a mi módulo y estoy usando el analizador lógico integrado para verificar las salidas. Por...
Estoy intentando aprender sobre el funcionamiento interno de los FPGA y cómo el VHDL / Verilog de alto nivel se convierte en el FPGA que funciona. Entiendo lo esencial, pero todavía siento que me faltan algunos detalles. Solo estoy familiarizado...
Soy nuevo en FPGAs. Estoy usando un Artix-7 que viene en el Nexys4DDR, y estoy programando en Verilog. Quiero crear un D Flip-Flop simple que se activará con un CLK de 50MHz. El CLK en la placa viene a través del pin E3 y es de 100MHz, entiendo...
Así que estoy tratando de hacer un FSM básico en verilog para encender 3 LED diferentes. He visto ejemplos y el trabajo de otras personas, pero no puedo entender por qué el mío no funciona. Tal vez alguien pueda ayudarme a detectar un error en m...
Estoy trabajando en un proyecto que involucra múltiples (muchos) paquetes BGA, a saber, convertidores de interfaz como Ethernet PHY conectados a un FPGA central.
Ya he elaborado una pila (provisional) de capas en términos de qué señales se ej...