Tengo una placa de arranque Xilinx / Digilent Spartan 3E, UG230. Estoy diseñando un PCB para una placa ADC / DAC. Soy bastante nuevo en los FPGA (con algo de experiencia), pero no quiero cometer errores tontos con el conector Hirose FX2 (J3); consulte board datasheet pág. 115 . Tengo 2 preguntas:
1) El reloj de la placa es de 50 MHz. ¿También puedo emitir los mismos 50 MHz en un pin IO para sincronizar el ADC? Sé que esto funcionará en teoría, solo quiero saber si el FPGA podrá hacer esto. Estoy acostumbrado a las MCU donde la velocidad de E / S solo puede ser una fracción del reloj maestro.
2) Algunos de los pines del conector Hirose FX2 son IO y otros son INPUT solamente. El ADC que tengo es un bus paralelo de 16 bits, y me gustaría mantener los pines IO para la entrada / salida del usuario (pantalla, etc.). Así que los pines de ENTRADA solo serían buenos para el ADC. ¿Hay algún truco para usar los pines de entrada (D12, C12, A15, B15, C15)? Me gustaría sincronizar el ADC a 50 MHz (ver P1).
Todos los consejos muy apreciados. Simplemente no quiero hacer una marca de tablero y tener que desecharlo por un error tonto porque he entendido mal algo trivial.
Saludos amigos.