Mi FPGA tiene un reloj interno de 66.66 Mhz. Una entrada es una señal de video sincronizada en la misma frecuencia.
Parece que no puedo sincronizar un proceso procesando los datos con el reloj interno, ya que no conozco la fase de la señal y es posible que las dos frecuencias no sean exactamente iguales.
Sé que puedo usar una DPRAM para sincronizar la señal de video en el reloj interno. También he leído que puedo usar dos pestillos D para sincronizar los dos relojes, pero no entiendo cómo funciona.
No puedo usar el reloj externo porque no puedo estar seguro de que siempre estará encendido.
Entonces, ¿cómo puedo procesar datos externos?