FPGA particionamiento temporal [cerrado]

1

De acuerdo, tengo diseños muy grandes para implementar en FPGA y escuché sobre este concepto de partición temporal que nos permite implementar diseños que intercambian partes de los diseños dentro y fuera de ellos. Aunque no pude encontrar nada más que algunas publicaciones de revistas de investigación , algunos googlear para la partición temporal muestran enlaces para FPGA reconfigurables dinámicamente.

Entonces, ¿qué son exactamente las particiones temporales y los FPGA reconfigurables? ¿Y son útiles en mi aplicación?

    
pregunta solaremperor

1 respuesta

2

Sí, estas cosas existen en la naturaleza, pero no son triviales de usar.

El caso más fácil es la reconfiguración completa. La memoria de configuración almacena múltiples variantes diferentes, y usted usa la lógica de reinicio en el chip para reiniciar el chip y cargar un archivo de programación diferente. Todo el estado interno se pierde, y el chip entra en la condición de reinicio por un breve tiempo.

Si puede vivir con eso, esto es bastante fácil de implementar; todo lo que necesita es un flash de configuración más grande, y una instancia del bloque de IP duro de reconfiguración dinámica: le dice qué imagen cargar y le da una señal de inicio, y ya está.

También existe una reconfiguración parcial adecuada en los FPGA de nivel medio a alto, aquí puede crear particiones antes de compilar su diseño, y el instalador respetará los límites de la partición, por lo que puede cargar el contenido de las particiones individuales de forma independiente.

Por lo general, solo está disponible con una licencia adecuada, y no es del todo fácil de usar, pero permite que una partición que no se está reconfigurando continúe ejecutándose mientras se recarga otra.

    
respondido por el Simon Richter

Lea otras preguntas en las etiquetas