Estoy tratando de hacer un diseño que alterna un sonido a una velocidad de 120 BPM (una vez cada .5 segundos), y estoy usando un reloj de 50 MHz. Aquí está el módulo de tono:
module tone(
input clk,
input enable,
output reg speaker);
paramet...
Me las arreglé para reducir el número de errores pero todavía tengo algunos:
Error: System.nios2: Reset slave sram_0.avalon_slave_0 not connected to instruction_master.
Error: System.nios2: Exception slave sram_0.avalon_slave_0 not connected t...
Tengo la intención de enviar paquetes de datos desde mi PC a una placa Virtex-5 a través de un cable Ethernet. Encontré tres maneras de lograr esto:
1. Utilice el núcleo del procesador Microblaze, utilizando las herramientas EDK y SDK. (Sin emba...
A partir de los resultados proporcionados por el analizador de energía, encuentro que los FPGA Xilinx siempre tienen un alto consumo de energía estática sin importar cuál sea su diseño, aunque variará si su diseño utiliza una cantidad diferente...
Estoy diseñando el JTAG para un Altera Cyclone 3 (EP3C5E144C8N). Solo estaba apuntando a JTAG normal, y no necesito Active Serial. He adjuntado el esquema y la placa en el archivo * .zip ( enlace )
O simplemente una instantánea aquí:
¿...
Estoy intentando crear un reloj de alta velocidad en mi Spartan 6 Junta de Atlys . El clonck a bordo es de 100MHz. Estoy tratando de usar un PLL en chip para obtener un reloj más rápido. Estoy usando la IP del asistente de reloj para generar un...
Al diseñar los ASIC, los ingenieros pueden utilizar un amplio conjunto de herramientas y enfoques de arquitectura y microarquitectura para la gestión del consumo de energía del chip:
Registros de retención: registros que tienen una línea elé...
Al trabajar en algunas partes de VHDL I para Xilinx virtex, descubrí que el código que heredé había intentado implementar la codificación de usuario para las variables de estado utilizadas en las diversas máquinas de estado en el diseño. Se enco...
Aprendí que SystemVerilog proporciona un string datatype , que permite muchas operaciones de cadenas, como comparación, concatenación, longitud , etc.
¿Esas operaciones de cadena son sintetizables?
Estoy intentando implementar la interfaz paralela de Digilent desde su SDK . Puede leer específicamente la interfaz en este manual . Estoy usando la placa Basys 2 250k.
Estoy tratando de averiguar qué estoy haciendo mal, lo que creo que...