Actualmente estoy usando VHDL para programar el conjunto de juegos FPGA Spartan 3AN. El objetivo es crear un programa para enviar un SMS a un teléfono móvil, utilizando el kit-set a través del módem. He terminado con la máquina de estado finito...
Tengo una entidad combinacional que se implementa con lot de lógica combinacional. La síntesis (usando Xilinx ISE) indica:
Retardo máximo de la ruta combinacional: 62.367ns
Cuando se coloca en un diseño síncrono (sincronizado), la fr...
Necesito seleccionar entre 10 buses de 164 bits diferentes usando BCD de cuatro bits (8421, binario sin signo). ¿Cuál es la forma más eficiente de hacerlo?
Actualmente tengo la siguiente implementación de SystemVerilog
case (bcdIn)
4'd0:...
Estoy escribiendo un cierto verilog y simulándolo usando modelsim. Tengo un bloque que se parece a esto:
if(wr_req & !cam_busy & !lookup_latched & !cam_match_found & !cam_match_found_d1) begin
cam_we...
Estoy sintetizando una aplicación de juguete en DE2, pero tengo un problema de tiempo (a pesar de que todas las entradas y salidas están sincronizadas en mi diseño). Estas violaciones están relacionadas con el "ancho de pulso mínimo" ...
¿Cóm...
Hola, me preguntaba cómo implementar un cambio de tono.
Así que tengo una señal de entrada de audio muestreada a 48KHz y una FFT de 256 muestras. Entonces, mi tamaño de bins es 48000/256 = 187.5 Hz por contenedor.
De las 256 muestras, tomo...
Recientemente he comprado una pantalla LCD compatible con HD44780 (16x2) de eBay. Quiero usarlo con mi placa de desarrollo Spartan 3 FPGA, pero después de pensarlo un poco, no estoy seguro de poder usarlo.
Lo principal que me está molestando...
Siempre pensé que la simulación de arquitecturas de hardware (FPGA / ASIC) no puede cubrir todos los estímulos y casos de esquina posibles en condiciones reales, y que se necesita una verificación acelerada por hardware para cubrir casos de uso...
Tengo un Spartan-6 FPGA conectado a la interfaz de memoria AEMIF en una SoC Da365 de DM365 que controlo. El AEMIF está configurado en el modo Seleccionar luz estroboscópica. Estoy tratando de implementar la lectura / escritura de memoria en el F...
Desde ahora, he estado programando mi Xilinx Spartan 6 utilizando JTAG. Ahora quiero cargar la imagen FPGA usando SelectMap con mi procesador STM32. (Consulte este documento (páginas 33 y siguientes) para obtener más información acerca de Sele...