Estoy sintetizando una aplicación de juguete en DE2, pero tengo un problema de tiempo (a pesar de que todas las entradas y salidas están sincronizadas en mi diseño). Estas violaciones están relacionadas con el "ancho de pulso mínimo" ...
¿Cómo puedo evitar una holgura tan negativa durante la síntesis de FPGA?
+----------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_27' ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------+
; Slack ; Actual Width ; Required Width ; Type ; Clock ; Clock Edge ; Target ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------+
; -0.500 ; 0.500 ; 1.000 ; High Pulse Width ; CLOCK_27 ; Rise ; HEX0[0]~reg0