Siempre pensé que la simulación de arquitecturas de hardware (FPGA / ASIC) no puede cubrir todos los estímulos y casos de esquina posibles en condiciones reales, y que se necesita una verificación acelerada por hardware para cubrir casos de uso reales. p>
Sin embargo, un amigo me dijo que esta afirmación es incorrecta. Cada transacción se puede grabar y reproducir durante la simulación. El único problema es que a menudo llevaría días o meses completar la simulación (como probar 10s de un flujo de H264 enviado a una IP de decodificación).
Esto tiene sentido para mí, pero como los dos estamos trabajando en una unidad de investigación de laboratorio y no en un equipo de verificación de la industria, me pregunté: ¿es mi amigo correcto ?
En una nota al margen, es bastante increíble que este sitio de stackexchange no tenga la etiqueta verification
...