En este momento estoy tratando de usar MCP3008 como un ADC, pero por alguna razón no convierte la salida correctamente. (Un proyecto para principiantes).
Le proporciono un 3.3 V = vref = Vdd = ch0
Pero mi salida parece que nunca se convier...
Estoy ejecutando mi diseño en spartan3a 3s700afg484 a 50 mhz.
No hay infracciones de tiempo de configuración y retención.
Solo hay una red de reloj global.
El informe de mi reloj para dos ejecuciones es
RUN 1:
Información: [707]...
Quiero preguntar cómo conectar correctamente una tarjeta MicroSD a un dispositivo FPGA (no a la versión spi), considerar que todos los pines FPGA estarán flotando durante un período de tiempo antes de que se configure FPGA. He encontrado muchas...
Considere el siguiente diagrama de estado donde las entradas son c y v . El sistema también recibe un reloj de alta frecuencia clk , aproximadamente 50 MHz.
Comosemuestraeneldiagrama,laprimeraentradaseusaparaavanzaraladerec...
Puede que esta no sea una pregunta típica de Stackoverflow, pero no estaba seguro de dónde podría obtener esta respuesta.
Tengo el código Verilog para multiplicar dos matrices y leerlas, pero mi rendimiento está limitado significativamente po...
No estoy al tanto de las últimas capacidades de FPGA. ¿Cuál sería el chip FPGA de menor costo que puede implementar 1050 registros de desplazamiento de retroalimentación lineal de 71 bits cada registro?
Los registros de desplazamiento tienen...
Me pregunto si es posible ejecutar una función o cierta lógica automáticamente sin ningún impulso una vez que la imagen FPGA se carga en el archivo de bits. Algo así como una secuencia de inicialización sin ninguna entrada del usuario en ninguno...
Tengo un módulo VHDL en el que se infieren varios RAM de bloque. Ahora me gustaría colocar estas RAM de bloque en una determinada región de mi FPGA (cerca de algunos pines IO).
¿Cómo hago esto usando las restricciones de Xilinx (archivo UCF)? ¿...
He diseñado un multiplicador de 8 bits en Verilog que requiere un máximo de 8 ciclos de reloj para dar el producto. También he codificado un sumador de 16 bits basado en lógica combinacional. Ahora quiero integrar los dos para hacer un acumulado...
No estoy seguro de una implementación. Tengo un multiplexor de 8 entradas, 1 salida y 3 señales de selección. Uno de estos selecciona la señal secuencialmente adquiere todo el valor de un vector de bits. Ahora puedo elegir 2 vías.
La primera...