No estoy seguro de una implementación. Tengo un multiplexor de 8 entradas, 1 salida y 3 señales de selección. Uno de estos selecciona la señal secuencialmente adquiere todo el valor de un vector de bits. Ahora puedo elegir 2 vías.
La primera forma es usar otro multiplexor donde la entrada es el vector de bits y la señal de selección es un contador log2 de la entrada.
La segunda forma es usar un registro de desplazamiento y tomar el bit LSB del vector.
¿Cuál es la mejor solución en términos de área en un FPGA