Estoy trabajando con una placa de inicio Cyclone V GX. Tiene 4mb de SRAM externa. He escrito una interfaz de memoria muy simple para acceder a ella. Eso funciona.
Ahora me gustaría cargar un archivo sin procesar (¿hexadecimal?) en la SRAM ext...
Estoy trabajando en un proyecto que involucra cámaras que usan un FPGA Zynq en una placa Digy Zybo. Puedo obtener una respuesta exitosa de un OV7670 configurándolo a través de SCCB. Incluso sin configuración, el OV7670 proporciona un PCLK y cont...
Me disculpo si esto parece una pregunta tonta, pero ¿es posible obtener un FPGA Xilinx (específicamente, el Artix-7 35T) para ejecutar Linux sin el uso del EDK de Xilinx? He encontrado algunos tutoriales como éste pero parecen para requerir el...
En un proyecto con visión estéreo FPGA, uso dos cámaras MT9V032. Las cámaras están conectadas como en el ejemplo de aplicación en la hoja de datos.
Enelmododesalidaestéreo,lalongituddelosdatosesde18bits.Hayunbitdeinicioyunbitdeparada.Asíqueh...
Tengo que implementar este caso usando Fpga.
un automóvil podría estacionarse en la zona A o en la zona B. Para abrir la puerta. Debe haber un auto que quiera entrar y un ladrido disponible, ya sea A o B. Hice la tabla de verdad y escribí el có...
He estado usando Vivado 2018 para un diseño a nivel de sistema y tengo problemas con la programación de la interfaz SPI. A continuación se muestra un diagrama de bloques de mi sistema.
El Artix-7 FPGA (en la placa base) envía una interf...
En mi placa, me gustaría reemplazar un puerto RJ45 con un transceptor SFP + para aumentar la velocidad de datos a 10 Gbps.
Al elegir un módulo SFP +, me he dado cuenta de que las únicas interfaces compatibles con MSA pueden ser limitativas, line...
Este es mi sistema estereoscópico:
Estoyusandountablerodezanjasparapilotardosi2c-cameraMT9D111: enlace
Información de la PCB de la cámara:
jpg>
Tengo problemas al usar el controlador i2c-cadence en un ArchLinux Distro.
Las dos...
Estoy tratando de generar varias ondas usando un tablero Mojo-V3, que tiene un Spartan-6. Utilizo el método DDS para generar las ondas. La descripción del hardware está en VHDL. En la salida del FPGA hay un R-2R DAC para convertir los datos a va...