18bit Serdes - Xilinx Spartan6

2

En un proyecto con visión estéreo FPGA, uso dos cámaras MT9V032. Las cámaras están conectadas como en el ejemplo de aplicación en la hoja de datos.

Enelmododesalidaestéreo,lalongituddelosdatosesde18bits.Hayunbitdeinicioyunbitdeparada.Asíquehay8bitsporcadapíxeldelacámaramaestrayesclava.

En la Nota de aplicación XAPP1064, leí que la longitud de bit máxima de 16 bits es posible para la deserialización Spartan 6. ¿Hay algún truco para soportar mayores factores de deserialización?

Como no necesito el bit de inicio y parada, ¿hay una solución para deserializar solo los bits entre el bit de inicio y de parada?

    
pregunta Timm

1 respuesta

1

Probablemente necesitará usar una caja de engranajes para volver a empacar los bits desde cualquier ancho de deserializador que tenga más sentido. Altera tiene algunos ejemplos de cajas de engranajes en su libro de cocina, así como algunas técnicas de diseño.

    
respondido por el alex.forencich

Lea otras preguntas en las etiquetas