Me preguntaba si hay buenos sitios que fomenten el código abierto en el mundo de fpga usando código en verilog o vhdl?
ya que la comunidad de código abierto es muy poderosa y todas las grandes empresas contribuyen con grandes módulos de softw...
Tengo algunos tableros con Xilinx Spartan 3 FPGAs, me gustaría subir nuevas secuencias de bits sobre JTAG. Estaba planeando utilizar UrJTAG .
Ya tengo un par de adaptadores JTAG basados en FTDI para objetivos ARM. Pueden ser estos utilizad...
Una de las respuestas a esta pregunta recomendada utilicé una señal de reinicio para mi diseño fpga. Estoy de acuerdo, es un buen consejo y lo estoy agregando. ¿Hay alguna forma de asegurarme de que esta señal se afirme en el inicio, aunque si...
Estoy intentando simular un diseño de ejemplo de un IP Core, pero la versión de ModelSim que he instalado (Altera Edition / Linux) no está vinculada a la biblioteca Xilinx. ¿Cómo puedo agregar de forma permanente o temporal la biblioteca Xilinx...
Estoy comprobando lo que puedo y no puedo hacer al agregar y concatenar en VHDL.
aunque puedo combinar dos vectores concatenándolos, sigo recibiendo errores si uso el agregado.
Vi una respuesta aquí muestra que es posible.
¿Puede algu...
En un FPGA, ¿es posible imitar el comportamiento de algo como un Arduino, donde el código que se ejecuta en el chip puede designar un pin como entrada o salida?
Digamos que el FPGA está configurado como un procesador. Además, digamos que tene...
Tengo un componente que tiene una señal de matriz muy grande (un par de kilobits) y actualmente escribo y leo en solo un componente. He comprobado en Vivado si esto usa demasiados recursos, y no lo hace. Mi pregunta es que quiero tener un subcom...
Estaba implementando un circuito simple en un FPGA usando Quartus (6 elementos lógicos) y noté que el bloque que contiene las 6 celdas está ubicado cerca del perímetro.
¿Es este un criterio general? ¿La colocación en la frontera puede ayudar a m...
Sé que en licencias libres de simulaciones de modelsim / questa se ejecutan más lentamente que la versión completa.
Pero, ¿qué tan lento? ¿Será 2x 3x 10x más rápido en la versión de pago?
¿qué pasa con la versión gratuita de actel / micros...
Las declaraciones if-else y case son equivalentes. Quizás sea más fácil leerlo más tarde cuando tenemos muchas posibilidades de ser verificadas.
Se supone que un condicional infiere mux en hardware. Sin embargo, existe una diferencia entre te...