Estaba implementando un circuito simple en un FPGA usando Quartus (6 elementos lógicos) y noté que el bloque que contiene las 6 celdas está ubicado cerca del perímetro. ¿Es este un criterio general? ¿La colocación en la frontera puede ayudar a minimizar algún retraso? (es decir, está "más cerca" de los pines de salida y esto es beneficioso)
Hay mucho en esto, pero creo que es seguro decir que el instalador decidió que el mejor lugar para poner ese bloque de lógica es porque estaba justo al lado del pin FPGA. Si su proyecto tiene bajos requisitos de tiempo, probablemente podría haber puesto ese bloque de lógica en un lugar diferente y aun así cumplir con los requisitos de tiempo.
Entonces, para responder a su pregunta, sí, hay una optimización que pone ese bloque de lógica al lado del puerto, y sí, en una distancia FPGA puede equipararse al retardo, ya que cuanto más lejos esté, más lógica y buses tiene la señal. atravesar
Aquí hay un diagrama de cómo se compila la lógica, la adaptación toma el HDL sintetizado y luego decide dónde colocarlo. Si cumple con las restricciones de tiempo, puede compilarse en un archivo para programar el dispositivo.
Si su diseño contiene alguna E / S, al menos la parte de E / S estará en el perímetro, porque ahí es donde está la interfaz de E / S. La interfaz debe estar dedicada a esa función porque las corrientes son mucho más altas, a menudo los cambios de voltaje también lo son, y la protección contra el mundo y su ESD es (relativamente) grande y voluminosa.
Los FPGA tienen varios niveles de recursos de enrutamiento. Tienen unas pocas líneas que abarcan el chip, muchas líneas que abarcan parte del chip y una gran cantidad de líneas que se conectan a la lógica adyacente. El enrutador intenta favorecer que las regiones conectadas estén una junto a la otra para que pueda usar el recurso abundante y guardar el recurso excepcional para cuando sea realmente necesario. En un diseño simple, podría colocar la lógica lejos de los pines, pero no está programado para hacer eso.
Lea otras preguntas en las etiquetas fpga digital-logic vhdl logic-gates intel-fpga