Lo encuentro confuso al definir varios dominios de reloj en el diseño. Realicé búsquedas en Internet, pero no obtuve una claridad completa al respecto.
En un cierto diseño basado en FPGA (serie Actel ProASIC), estoy generando tres relojes: 48...
Estoy escribiendo un paquete para agregar funciones y tipos de soporte para crear un filtro FIR. En la función mult , estoy tratando de multiplicar dos tipos firmados, que deberían ser compatibles en la biblioteca IEEE.numeric_std ....
Estoy tratando de aprender más sobre el rendimiento de diferentes rutas en mi diseño utilizando Xilinx ISE. Descubrí cómo mover la lógica cambiando qué CLB / Slice contiene qué parte del uso del archivo de Restricción de Usuario. ¿Hay alguna man...
Estoy buscando construir una placa usando un fpga xilinx xc3s50a y usando un chip ram estático de algún tipo. Tal vez algo como el GSI Tech GSI71116A.
Mi preocupación es sobre las líneas de datos del chip ram. Si me equivoco en mi verilog,...
Por favor, disculpe mi ignorancia. Soy un chico 'pasado de moda' que piensa que solo hay 'software' y 'hardware', y estas son dos cosas separadas. En esta línea de pensamiento, un sistema operativo es parte del software, y un microkernel es part...
En este momento, solo estoy tratando de configurar una pantalla de segmento de un solo dígito 7, y estoy bastante atascado.
Todos los recursos que puedo encontrar utilizan un vector lógico de 7 bits y simplemente se detienen allí. Así que ent...
No sé si necesito usar un FPGA o un microcontrolador.
Necesito construir un robot que pueda perseguir a mis gatos y dispararles con una pistola de agua. Parece que hay una serie de procesos paralelos en curso, entre ellos:
detección ultra...
Estaba revisando enlace y me di cuenta de que mencionaron ZPUino Soft Processor pero no estoy seguro de qué. esto es exactamente. Sé que es una soc según enlace pero cuál es exactamente su papel en el fpga- tablero ? ¿Por qué tenemos...
Estoy intentando conectar un microcontrolador (cortex m3) y un fpga (actel a3p060). Soy capaz de leer / escribir con éxito con el bus de datos de 16 bits. Mis módulos en vhdl están estructurados de la siguiente manera:
Módulo superior (inter...
Tengo un Altera DE4 educación FPGA que yo me gusta usarlo para el procesamiento de video ... Pero la cosa no tiene muchos puertos con los que trabajar, y no tengo los fondos para comprar cualquier placa hija.
Mi plan es conectar el FPGA a m...