Programo mi FPGA (MAX 10) con un archivo .sof y funciona, pero cuando apago mi dispositivo, todo se borra de mi FPGA. Después de la exploración en Internet, encontré el IC de EPCS y descubrí que mi placa necesita EPCS. Pero EPCS no es compatible...
Estoy usando un IP Core de Xilinx que se generó usando el Catálogo IP de Vivado IDE, específicamente estoy usando el Acumulator y el Multiplier .
Estos núcleos tienen una configuración de latencia de 6 y 3, respectivamente, y no utilizan u...
A veces me encuentro con un problema con el Quartus de altera al que me gustaría una mejor solución. A veces utilizo la interfaz gráfica para el diseño y tengo un bus que me gustaría sacar solo una ruta a un bloque. Por lo general, creo un bloqu...
Tengo una placa de desarrollo Altera Cyclone II EP2C5T144C8 barata y algunos (4) de los pines IO / LVDS están cortocircuitados a VCC o GND como se muestra en el segmento esquemático a continuación. Los pines también se llevan a los encabezados e...
He escrito algunos códigos HDL para convertir la frecuencia del reloj en FPGA (100MHz) a una frecuencia que sea compatible con mi monitor VGA (65MHz):
reg FLAG = 0;
reg [26:0]count;
always@(posedge clock)
begin
if(reset)
count <= 'd...
Quiero aprender a hacer hardware DSP
Nunca he hecho ningún DSP y solo un poco de programación, pero he estado haciendo circuitos analógicos durante 15 años. Me gusta la idea de aprender FPGA porque suena más como construir circuitos, pero la...
Tengo 2 dispositivos, un Spartan 3 y un Spartan 6. Estoy intentando configurar ambos a través de JTAG. Una forma de hacer esto es encadenar los dispositivos y usar la exploración de límites. Sin embargo, una cosa que todavía no entiendo es cómo...
Quiero implementar un módulo FPGA que pueda comunicarse usando PCIe. Estoy usando Stratix IV GX que tiene PCIe Hard IP. Cómo puedo usar este módulo Hard IP para comunicarme.
Para desarrollar mi módulo, debería entender los detalles de la inte...
Soy un principiante con FPGAs y EE en general, ¡así que por favor tengan paciencia conmigo!
Tengo entendido que muchos FPGA modernos están basados en SRAM, y por una buena razón: SRAM puede manejar velocidades de reloj más altas y tiene una c...
Acabo de comenzar a usar Quartus para sintetizar un diseño VHDL que creé hace un tiempo. Dentro de este diseño hay cosas como DFF, decodificadores, etc. Noté que Altera tiene su propia IP con la misma funcionalidad.
¿Hay algún beneficio sign...