He escrito algunos códigos HDL para convertir la frecuencia del reloj en FPGA (100MHz) a una frecuencia que sea compatible con mi monitor VGA (65MHz):
reg FLAG = 0;
reg [26:0]count;
always@(posedge clock)
begin
if(reset)
count <= 'd0;
else if(count==65000000)
begin
FLAG = 1;
count <= 'd0;
end
else
begin
count <= count+1;
FLAG=0;
end
end
El valor de la bandera seguiría cambiando de 0 a 1 con una frecuencia de 65MHz, pero eso no está aparentemente funcionando para mí. ¿Alguien puede señalar el error aquí? Además, ¿hay una mejor manera de convertir una frecuencia de reloj a otra?