Tengo un diseño Serial-ATA Controller que funciona en casi cualquier tipo de dispositivos de la serie 7 de Xilinx, excepto el dispositivo Artix-7, que me duele la cabeza ...
El diseño puro (SATA 6.0Gb / s, reloj de diseño de 150 MHz) se puede...
Estoy trabajando con Artix 7 (xc7a15tftg256). Cuando el tiempo de ejecución de ejecución, muestra el siguiente mensaje de error:
[Place 30-574] Mala ubicación para enrutar entre un pin IO y BUFG. Si esta condición subóptima es aceptable pa...
Estoy tratando de implementar un transmisor UART simple, donde la tarjeta DDR Nexys4 está enviando caracteres ASCII a mi PC, que puedo ver usando Tera Term. El problema que tengo es que cuando presiono uno de los botones para enviar los datos de...
Acabo de recibir una placa Digilent Basys 3 (Artix-7 FPGA) y estoy intentando crear un programa para transmitir datos a través de la conexión UART-USB. Escribí un módulo, pero cuando intenté implementarlo, recibí un error de tiempo. He estado us...
He escrito algunos códigos HDL para convertir la frecuencia del reloj en FPGA (100MHz) a una frecuencia que sea compatible con mi monitor VGA (65MHz):
reg FLAG = 0;
reg [26:0]count;
always@(posedge clock)
begin
if(reset)
count <= 'd...
He estado usando Vivado 2018 para un diseño a nivel de sistema y tengo problemas con la programación de la interfaz SPI. A continuación se muestra un diagrama de bloques de mi sistema.
El Artix-7 FPGA (en la placa base) envía una interf...
Ok, estoy tratando de crear una instanciación de Bloqueo de RAM en un verdadero tipo de puerto dual. He utilizado el catálogo de IP y el generador de memoria de bloque en Vivado, que me ha dado un archivo gigante que ahora necesito para desglosa...
Me preguntaba si los datos de salida del XADC en la placa Basys 3 son síncronos.
Es decir, ¿puedo usar el indicador EOC (Fin de conversión) como reloj para otros módulos y esperar que sea una señal periódica?
Estoy en duda porque recientem...
Tengo algunas preguntas relacionadas con la comparación de impedancias al diseñar una placa PCB para un FPGA. Estoy usando Artix-7 XC7A200T-1FBG 484C. Si ha leído este enlace
y
enlace
El documento dice que la coincidencia de impedancia de...
La pregunta se trasladó a: enlace
Estoy implementando un módulo AXI4-Stream. El módulo utiliza tres bloques DSP (DSP49E1, UG479 - Xilinx). Para ejecutar el módulo a una frecuencia de 150 MHz, el diseño es una tubería que pasa sucesivamente...